|
課程名稱 |
邏輯電路
Logic Circuit Design |
|
開課學期 |
110-1 |
|
授課對象 |
工學院 工程科學及海洋工程學系 |
|
授課教師 |
陳昭宏 |
|
課號 |
ESOE2004 |
|
課程識別碼 |
505 21520 |
|
班次 |
|
|
學分 |
3.0 |
|
全/半年 |
半年 |
|
必/選修 |
必修 |
|
上課時間 |
星期二6,7(13:20~15:10)星期五7,8,9,10(14:20~18:20) |
|
上課地點 |
工科視聽室工科視聽室 |
|
備註 |
光機電資訊領域必修。含實驗課。實驗課請至教學實驗室上課。
限本系所學生(含輔系、雙修生)
總人數上限：52人 |
|
Ceiba 課程網頁 |
http://ceiba.ntu.edu.tw/1101_ESOE2004 |
|
課程簡介影片 |
|
|
核心能力關聯 |
核心能力與課程規劃關聯圖 |
|
課程大綱
|
|
為確保您我的權利,請尊重智慧財產權及不得非法影印
|
|
課程概述 |
本課程前半部教授基本邏輯電路，包含combinational logic及sequential logic。後半部教授如何使用基本邏輯電路實現微處理器(計算機結構)。本課程另外包含每周三小時的實驗課。實驗課會教授如何用FPGA實現課堂所學，並教授verilog硬體描述語言。實驗課除了會使用FPGA實現基本ARM微處理器，亦會使用STM32 Cortex M4微控器學習ARM組合語言。
本課程線上上課網址為 https://meet.google.com/kth-ofbd-jyd
|
|
課程目標 |
修習完本課程將會瞭解基礎數位設計及計算機結構。對verilog硬體描述語言、組合語言及FPGA設計流程有初步認識。 |
|
課程要求 |
需已修畢電子電路一或同時修習。本課程每周含三小時實驗。因實驗器材有限，人數將嚴格控管。 |
|
預期每週課後學習時數 |
|
|
Office Hours |
另約時間 |
|
指定閱讀 |
Sarah Harris and David Harris, "Digital Design and Computer Architecture (ARM Edition)". Morgan Kaufmann, 2015
|
|
參考書目 |
無 |
|
評量方式
(僅供參考) |
|
No. |
項目 |
百分比 |
說明 |
|
1. |
期中考 |
35% |
|
2. |
期末考 |
35% |
|
3. |
實驗 |
30% |
|
|
|
週次 |
日期 |
單元主題 |
|
第1週 |
9/24 |
TBD |
|
第2週 |
9/28,10/01 |
TBD |
|
第3週 |
10/05,10/08 |
TBD |
|
第4週 |
10/12,10/15 |
TBD |
|
第5週 |
10/19,10/22 |
TBD |
|
第6週 |
10/26,10/29 |
TBD |
|
第7週 |
11/02,11/05 |
TBD |
|
第8週 |
11/09,11/12 |
TBD |
|
第9週 |
11/16,11/19 |
TBD |
|
第10週 |
11/23,11/26 |
TBD |
|
第11週 |
11/30,12/03 |
TBD |
|
第12週 |
12/07,12/10 |
TBD |
|
第13週 |
12/14,12/17 |
TBD |
|
第14週 |
12/21,12/24 |
TBD |
|
第15週 |
12/28,12/31 |
TBD |
|
第16週 |
1/04,1/07 |
TBD |
|
第17週 |
1/11,1/14 |
TBD |
|
第18週 |
1/18,1/21 |
TBD |
|